HDI PCB – zaprojektuj idealny układ dla swojej aplikacji

W płytce HDI stos warstw opisuje się zapisem k+N+k: N warstw w rdzeniu i k warstw narostowych z każdej strony, połączonych mikroprzelotkami. Łączna liczba warstw to 2k + N, a liczba cykli laminacji k + 1. Dla HDI o sześciu warstwach typowa jest struktura 1+4+1, dla ośmiu 2+4+2 lub 3+2+3. Układ warstw decyduje o tym, którą drogą wraca prąd sygnału po zmianie warstwy, jaka jest impedancja ścieżek nad cienkim dielektrykiem i jaka jest niezawodność mikroprzelotek. Poniżej pokazujemy te zależności na przykładach założeniowych. Podstawy HDI opisuje artykuł o płytkach HDI, a decyzje o materiałach i kosztach artykuł o projektowaniu HDI.

Jak czytać zapis 1+N+1, 2+N+2 i podobne

Klasyfikację takich konstrukcji (typy I–VI) zawierają wytyczne IPC-2226 do projektowania HDI. Aktualne wydanie i definicje typów trzeba sprawdzić w źródle; nie zakładaj, że któryś typ jest „standardem rynkowym” dla wszystkich zastosowań.

Schemat stosu 1+4+1 (6 warstw)

Przykład założeniowy układu z sygnałami na warstwie zewnętrznej, płaszczyzną odniesienia pod nią i symetrią względem środka. Grubości służą tylko do ilustracji.

L1  sygnał + elementy         miedź
    dielektryk HDI           60 µm   ← mikroprzelotka L1–L2
L2  płaszczyzna masy (GND)   miedź
    prepreg                  (zależnie od projektu)
L3  sygnał wewnętrzny        miedź      ┐
    rdzeń                    (np. 0,2 mm)│ rdzeń 4-warstwowy,
L4  sygnał / zasilanie       miedź      │ przelotki zakopane
    prepreg                              │ L2–L5
L5  płaszczyzna zasilania    miedź      ┘
    dielektryk HDI           60 µm   ← mikroprzelotka L5–L6
L6  sygnał + elementy         miedź

Warstwy zewnętrzne zwykle niosą sygnały i elementy, a bezpośrednio pod nimi leżą płaszczyzny odniesienia. To przeciwieństwo często powtarzanej rady „masa na zewnątrz”: w HDI masa na wierzchu zajęłaby miejsce potrzebne na pola BGA. Płaszczyzny masy i zasilania przy warstwach narostowych dają ścieżkom na warstwie zewnętrznej bliską drogę powrotu.

Droga powrotu prądu przy zmianie warstwy

Prąd sygnału wraca najkrótszą drogą o najmniejszej indukcyjności, zwykle tuż pod ścieżką, w płaszczyźnie odniesienia. Kiedy sygnał przechodzi mikroprzelotką z L1 na L3, prąd powrotny musi też zmienić płaszczyznę. Jeśli obie płaszczyzny odniesienia mają ten sam potencjał (np. masa), najlepiej przenieść powrót przelotką masy tuż obok przelotki sygnału. Jeśli odniesieniem na L1 jest masa, a na L3 zasilanie, prąd powrotny potrzebuje kondensatora odsprzęgającego w pobliżu, bo inaczej droga powrotu wydłuża się i rośnie emisja.

• Zmieniaj warstwę sygnału szybkiego tylko między warstwami z tą samą płaszczyzną odniesienia, albo dodaj przelotkę masy obok.
• Cienkie dielektryki HDI (kilkadziesiąt µm) zmniejszają pętlę, ale nie zastępują poprawnej ciągłości płaszczyzny: dziury w masie pod sygnałem przerywają powrót.
• Sprawdzaj powrót w obrębie BGA, gdzie gęste przelotki robią w płaszczyźnie „szwajcarski ser”.

Impedancja nad cienkim dielektrykiem

Przybliżenie z IPC-2141 dla mikropaska: Z₀ ≈ 87 / √(ε_r + 1,41) · ln[5,98 · h / (0,8 · w + t)], przydatne dla 0,1 < w/h < 2,0. Przykład założeniowy: ε_r = 4,0, szerokość ścieżki w = 75 µm, grubość miedzi t = 25 µm.

Przy tej samej szerokości ścieżki zwiększenie dielektryka z 60 do 100 µm podnosi impedancję z około 54 do 73 Ω. Dlatego w HDI cienki dielektryk umożliwia wąskie ścieżki o impedancji około 50 Ω. Wzór jest przybliżeniem; dla projektu wykorzystaj kalkulator pola (kalkulator impedancji) i potwierdź wartości na stosie podanym przez wytwórcę, bo grubość po prasowaniu różni się od nominalnej. Szerzej: kontrolowana impedancja.

Mikroprzelotki w stosie i przesunięte

Jeśli układ da się rozprowadzić przelotkami przesuniętymi, to zwykle rozwiązanie tańsze i bezpieczniejsze. Przelotki w stosie uzasadnia dopiero brak miejsca.

Niezawodność mikroprzelotek

Najczęściej opisywane mechanizmy uszkodzeń mikroprzelotek to pęknięcie w miejscu połączenia dna przelotki z polem lądowania, puste przestrzenie w metalizacji i odwarstwienia przy cyklach cieplnych. Rosną z współczynnikiem kształtu, rozszerzalnością Z materiału dielektrycznego i liczbą cykli lutowania. Zmniejszają je: niski współczynnik kształtu (głębokość do średnicy), jakość metalizacji, dobór materiału o niskiej rozszerzalności w osi Z i unikanie nadmiaru przelotek w stosie bez wypełnienia.

Rzeczywistą trwałość danego stosu pokazują badania cyklicznego obciążenia cieplnego na kuponach testowych (np. metody typu IST lub cykle temperaturowe) oraz mikrosekcje (mikrosekcja). Nie podajemy tu liczby cykli ani wyników badań, bo zależą od materiału, procesu i konstrukcji kuponu; takie dane należy uzyskać od wytwórcy dla konkretnego stosu.

Symetria i wygięcie

Stos powinien być symetryczny względem środka pod względem grubości dielektryków i rozkładu miedzi; asymetria zwiększa ryzyko wygięcia (bow) i skręcenia (twist) po lutowaniu. W HDI problem nasilają cienkie warstwy i niesymetryczne narosty z jednej strony. Rozkład miedzi w warstwach lustrzanych (L1–L6, L2–L5, L3–L4) jest pierwszym sprawdzeniem; patrz też PCB stackup.

Wyprowadzenie spod BGA

• Wyprowadzenie typu „psia kość” (dog-bone): krótka ścieżka od pola do osobnej przelotki; prosty, ale zajmuje miejsce.
• Przelotka w polu (via-in-pad): mikroprzelotka wypełniona i zaślepiona pod polem; oszczędza miejsce, ale wymaga wypełnienia i sprawdzenia płaskości.
• Mikroprzelotki kolejnych rzędów przenoszą sygnały na warstwy wewnętrzne, a liczba rzędów, które da się wyprowadzić, zależy od rastra, szerokości ścieżek i liczby warstw (zob. obliczenie w artykule o projektowaniu HDI).

Montaż takich płytek opisuje strona o montażu PCB wysokiej gęstości.

Czego nie zweryfikowano: klasyfikacji typów w aktualnym wydaniu IPC-2226, dopuszczalnych struktur u konkretnego wytwórcy (liczba poziomów, przelotki w stosie), grubości dielektryków po prasowaniu oraz trwałości mikroprzelotek w badaniach. Wartości impedancji pochodzą z przybliżenia i założonych parametrów, a schemat stosu jest przykładem.